Рисунок 2.2 (в) - Схема работы 5-битного умножителя Галуа

На рис. 2.2 (в) показано, каким образом происходит умножение чисел 14 и 28 по модулю 31 по схеме, изображённой на рис. 2.2 (б). Для простоты две таблицы LUT1 и LUT2 объединены в одну и представляют собой таблицы, переводящие умножаемые числа в степенное представление по табл. 1, а в качестве сумматора выступает простой модулярный сумматор, изображённый на рис. 2.1 (а). LUT3 выполняет сложение по модулю 30, а LUT4 переводит результат из степенного представления обратно в первоначальный. LUT4 представляет собой табл. 1, только отсортированную по in . На рис. 2.2 (и) ADDR на входе таблицы и на выходе показывают, что значение, поступившее на вход таблицы, рассматривается в качестве линейного адреса элемента, который будет выдан на выход таблицы, т.е. - это содержимое ячейки таблицы по адресу ADDR.

Недостатками данной схемы являются: большие размеры LUT-таблиц для больших оснований, при каждом включении устройства необходимо вычислять значения таблиц и записывать их в память. Главное преимущество перед предыдущей схемой - точность вычислений. Недостаток больших LUT-таблиц можно избежать, заменив LUT3 на схему сумматора, приведённого выше.

Также нельзя исключать использования стандартных схем умножения чисел с фиксированной запятой. Их применение целесообразно при малой разрядности операндов. На рис. 2.2 (г) приведена схема умножения чисел I способом с ФЗ в ПК. Главным недостатком данной схемы является после то, что после перемножения чисел, результат, выходящий за пределы основания, нуждается в корректировке, т.е. выделении остатка от деления.

Пример: А = 120 = (59), В = 104 = (43), p = 61.

А*В = (59*43) mod 61 = 2537 mod 61 = (36).

В данном примере для получения произведения необходимо было бы 41 раз вычесть основание 61 из 2537 или разделить 2537 на 61, что впоследствии привело бы к значительному усложнению схемы.

Исходя из недостатков первой и третьей схем, в данном курсовом проекте используется вторая - схема умножителя Галуа.

Рисунок 2.2 (г) - Схема умножения чисел I способом с ФЗ в ПК

Постановка задачи

Реализовать модулярный сумматор и умножитель на базе ПЛИС со следующими характеристиками:

· формат данных - 64-разрядные целочисленные данные;

· входные данные поступают в СОК в формате вектора состоящего из тринадцати 6-разрядных значений, соответственно заданным основаниям;

· выходные данные также находятся в СОК;

· подключение к ПК через USB 2.0;

· сумматор и умножитель разместить на отдельных/одной ПЛИС фирмы Altera;

· питание ПЛИС 1,2 В, 5,0 В;

· разработать алгоритмы функционирования сумматора и умножителя;

· разработать алгоритмы самотестирования сумматора и умножителя;

· произвести проверку работоспособности разрабатываемого устройства на контрольных примерах. Перейти на страницу: 1 2 

Другие статьи по теме:

Прием и обработка электронных переводов Стабильно отделения почтовой связи (ОПС) становятся мультисервисными центрами, где клиентам, помимо традиционных предоставляется широкий спектр телекоммуникационных, финансовых, почтово ...

Кодек сигнала моноадресной системы Для представления видеопотока в цифровом виде пришлось решить немало проблем. Большие сложности составила проблема совместимости с существующими аналоговыми форматами (PAL, SECAM, NTSC). ...

Источник питания с микроконтроллером Микроконтроллеры используются во всех сферах жизнедеятельности человека, устройствах, которые окружают его. Простота подключения и большие функциональные возможности делает его при ...